Monat: September 2021

Implementierung eines hybriden simulierten Annealing-Algorithmus zur Lösung des dreidimensionalen Boxproblems MATLAB

Da ich im Rahmen der mathematischen Modellierung ein dreidimensionales Crating-Problem lösen muss, habe ich nach der Suche die Arbeit „Hybrid Simulated Annealing Algorithm for Solving Three-Dimensional Crating Problems“, die von Prof. Zhang Defu et al. im Journal of Computing veröffentlicht wurde, als theoretische Grundlage des Problems ausgewählt. Die Zusammenfassung des Artikels lautet wie folgt: Es wird ein hybrider Simulated Annealing-Algorithmus zur effizienten Lösung des dreidimensionalen Containerladeproblems 3D-CLP vorgeschlagen. Das dreidimensionale Containerladeproblem (3D-CLP) verlangt, eine Teilmenge einer gegebenen Menge von Kisten so in einen Container zu laden, dass das Gesamtvolumen der geladenen Kisten maximiert wird. Der in diesem Papier vorgestellte hybride Simulationsglüh-Algorithmus basiert auf drei wichtigen Algorithmen: (1) dem Algorithmus zur Erzeugung von Verbundblöcken, der sich von den traditionellen Algorithmen dadurch unterscheidet, dass der in diesem Papier vorgeschlagene Verbundblock … Weiterlesen …

TransRepair: Automatisches Testen und Verbessern von maschineller Übersetzung

Vor kurzem habe ich ein Forschungspapier mit dem Titel TransRepair: Automatic Testing and Improvement of Machine Translation gelesen. Darin wird eine Methodik namens TransRepair für das automatische Testen von maschinellen Übersetzungsmodellen im Bereich des Softwaretests beschrieben. Im Folgenden werde ich einige Aspekte des Papiers zusammenfassen und die wichtigsten Punkte diskutieren. Einführung in TransRepair TransRepair ist eine Methode zur automatischen Erkennung und Behebung von Konformitätsproblemen in maschineller Übersetzungssoftware. Es bietet sowohl Black-Box- als auch Grey-Box-Ansätze zur Lösung von Konformitätsproblemen in maschineller Übersetzungssoftware. Zu den wichtigsten Schritten von TransRepair gehören die Generierung von Testfällen, die Erstellung von Testkriterien und die Automatisierung des Reparaturprozesses. Die Methode bietet klare, strenge und detaillierte Algorithmen für die Generierung von Testfällen und verwendet vier Methoden zur Quantifizierung von Satzunterschieden für den Vergleich. Darüber hinaus verwendet … Weiterlesen …

Strukturinvariante Tests für maschinelle Übersetzung (SIT) Zusammenfassung der Lektüre

Ich habe zuvor das Papier Structure-Invariant Testing for Machine Translation gelesen, in dem eine Methode zur Erkennung des Robustheitsproblems von Software-Systemen für die maschinelle Übersetzung vorgeschlagen wird. Im Folgenden werde ich mein Verständnis des Inhalts unter verschiedenen Aspekten erläutern. Schubkraft SIT ist eine Methode zur Erkennung von Robustheitsproblemen in maschinellen Übersetzungssoftwaresystemen. Diese Methode nutzt eine Metamorphose-Relation in einem Metamorphose-Test, d.h. „strukturelle Invarianz“. SIT kann Robustheitsprobleme in maschinellen Übersetzungssoftwaresystemen effizient aufdecken, indem es Originalsätze auswählt, ähnliche Sätze erzeugt, Ergebnisse von Übersetzungssoftware erhält, Konstituentenparsing durchführt und Satzunterschiede quantifiziert sowie Probleme anhand eines festgelegten Schwellenwerts herausfiltert und aufdeckt. Den experimentellen Ergebnissen zufolge kann SIT 2k+ Sätze in 19 Sekunden verarbeiten und erreicht eine Genauigkeit von 70% für Google/Bing Translate. Es gibt jedoch noch Raum für Verbesserungen, was wahrscheinlich an der Auswahl … Weiterlesen …

Zehn wichtige Punkte für die Beherrschung von C++-Rechtswertreferenzen: Wie man mit reinen Rechtswerten und vermeintlich toten Werten richtig umgeht

In letzter Zeit habe ich aufgrund meiner Arbeit viel Material über C++-Rechtswerte gelesen. In C++ ist right-valued ein sehr wichtiges Konzept, das für das Verständnis der internen Mechanismen von C++ und die Implementierung von effizientem Code entscheidend ist. In diesem Artikel werde ich 10 praktische Lektionen über rechte Werte zusammenfassen. Es gibt zwei Arten von C++-Rechtswerten: reine Rechtswerte und Will-be-dead-Werte. Right-Value-Referenzen verlängern den Lebenszyklus eines Will-be-dead-Wertes, so dass der Will-be-dead-Wert normal verwendet und nicht versehentlich freigegeben werden kann. Eine Auswirkung von Rechtswert-Referenzen ist die Verlängerung des Lebenszyklus von Rechtswerten. Eine Referenz auf einen rechten Wert verlängert den Lebenszyklus eines toten Wertes, so dass der tote Wert normal verwendet und nicht versehentlich freigegeben werden kann. Temporäre Objekte werden wie rechte Werte behandelt. Solche Objekte werden oft automatisch in einem … Weiterlesen …

Erforschung der Interrupt-Verarbeitung: Externe Interrupts, Ausnahmen und Traps unter dem Intel x86-Prozessor verstehen

Die Behandlung von Interrupts bei Prozessoren gehört zu den unverzichtbaren Kenntnissen in der Computerarchitektur. Beim x86-Prozessor von Intel können Interrupts in externe Interrupts, Ausnahmen und Traps unterteilt werden. Externe Interrupts kommen von der Hardware und treten zufällig auf, während Exceptions das Ergebnis von Fehlerbedingungen sind, die während der Ausführung von Befehlen innerhalb des Prozessors erkannt werden. Traps hingegen werden vom Programm erzeugt und in der Regel durch Befehle wie INT n, INTO usw. ausgelöst. In x86-Prozessoren behandeln Interrupt-Handler Unterbrechungen, Exception-Handler Ausnahmen und System Call Server Traps. Diese Handler können sich an beliebiger Stelle im Speicher befinden und unterschiedliche Berechtigungsstufen haben. Intel-Prozessoren verwenden Interrupt-Gates, Trap-Gates und Task-Gates, um die Eingangsadressen der Handler zu definieren. Interrupt-Gates und Trap-Gates sind die Tore zu den Exception-Handlern. Selektoren und Offsets definieren zusammen die … Weiterlesen …

Intel x86-Prozessor Speicherschutz Zusammenfassung Wissenspunkte

Sobald der Speicherschutzmechanismus des Prozessors aktiviert ist, führt der Prozessor bei jedem Speicherzugriff eine Schutzprüfung durch, um sicherzustellen, dass alle Zugriffe den Schutzrichtlinien entsprechen. Die Schutzprüfung und die Adressübersetzung werden parallel durchgeführt. Die Schutzprüfung besteht aus einer Prüfung auf Segmentebene und einer Prüfung auf Seitenebene. Die Reihenfolge der Prüfung ist erst Segment, dann Seite, basierend auf Segmentdeskriptoren, Seitenverzeichnissen und Seitentabellen und basierend auf den Berechtigungsstufen. Die Berechtigungsstufe ist die von Intel definierte Berechtigungsnummer zur Implementierung des Schutzes. Die Überprüfung auf Segmentebene umfasst die Überprüfung der Segmentgrenzen, die Überprüfung des Segmenttyps, die Überprüfung der Privilegstufe und die Überprüfung von Long Pointers. Das Prinzip der Segment-Level-Prüfung lautet: Code auf einer niedrigen Berechtigungsstufe kann nicht auf Daten auf einer hohen Berechtigungsstufe zugreifen Code auf einer hohen Berechtigungsstufe kann auf Daten einer … Weiterlesen …

Gemeinsame Speicherverwaltungspraktiken für die Intel 64 Architektur

Die Speicherverwaltung ist ein sehr wichtiger Teil des Betriebssystems. Mit der ständigen Weiterentwicklung der Computertechnologie entwickelt sich auch die Art der Speicherverwaltung weiter. In diesem Artikel stellen wir Ihnen einige gängige Methoden der Speicherverwaltung für das Intel 64 System vor. Die Flat-Page-Speicherverwaltung ist eine relativ einfache Art der Speicherverwaltung. Sie nutzt die seitenbasierte Verwaltung, um die segmentbasierte Verwaltung auszublenden. Insbesondere werden logische Adressen direkt auf lineare Adressen abgebildet, ein Codesegment und ein Datensegment definiert und die Größe beider Segmente beträgt 4 GB. Der Vorteil dieses Ansatzes besteht darin, dass er einfach und leicht verständlich ist. Um das Problem der Speicherabtrennung für mehrere Prozesse zu lösen, kann ein geschützter flacher Speicherverwaltungsansatz verwendet werden. Dabei werden ein Kernel-Codesegment, ein Kernel-Datensegment, ein Benutzer-Codesegment und ein Benutzer-Datensegment definiert, die jeweils eine Basisadresse … Weiterlesen …

Überblick über die segmentierte Speicherverwaltung

Bei der Segment-Seiten-Speicherverwaltung wird die lineare Adresse eines Segments in lineare Seiten gleicher Größe unterteilt (4KB, 4MB oder 2MB, usw.). Der physische Speicherplatz wird ebenfalls in gleich große physische Seiten unterteilt. Das Betriebssystem verwaltet eine Seitentabelle, um die Zuordnung von linearen Seiten zu physischen Seiten zu verwalten. Die Seitentabelle ist in der IA-32-Architektur in zwei Ebenen unterteilt, den Seitenkatalog und die Seitentabelle. Das Seitenverzeichnis ist ein Array, dessen Elemente Seitenverzeichniseinträge (PDEs) genannt werden, und jeder Seitenverzeichniseintrag beschreibt eine Seitentabelle. Die Größe des Seitenverzeichnisses ist eine Seite (4KB) und es gibt 1024 Seitenverzeichniseinträge in einem Seitenverzeichnis. Die Größe eines Seitenverzeichniseintrags beträgt 4 Byte. Die Größe einer Seitentabelle ist eine Seite (4KB). Die Größe eines Seitentabelleneintrags beträgt 4 Byte, so dass eine Seitentabelle bis zu 1024 lineare Seiten beschreiben kann. … Weiterlesen …

Überblick über die Segment-Speicherverwaltung

Das IA-32-System bietet einen segmentierten, seitenbasierten Speicherverwaltungsmechanismus, bei dem auf die Segmentierung das Paging folgt. Der seitenbasierte Speicher wird zur Unterstützung des virtuellen Speichers bereitgestellt. Segment: Der adressierbare lineare Speicherbereich des Prozessors ist in Segmente unterschiedlicher Größe unterteilt. Ein Segment ist ein zusammenhängendes Intervall im linearen Adressraum. Segmente können Code, Daten, Stapel oder andere Datenstrukturen enthalten. Die Attributinformationen eines Segments werden durch seinen entsprechenden Segmentdeskriptor beschrieben. Ein Segmentdeskriptor ist eine Datenstruktur, die Intel mithilfe einer Segmentdeskriptortabelle verwaltet. Die Segmentdeskriptor-Tabelle kann bis zu 64KB groß sein. Wenn G 0 ist, werden die Segmente in Bytes gemessen und die maximale Segmentlänge beträgt 1MB. Wenn G 1 ist, werden die Segmente in Seiten (4kb) gemessen. Die maximale Segmentlänge beträgt 4GB. DPL ist die Privilegstufe des Segments und sein Wert liegt zwischen … Weiterlesen …

Verstehen Sie das Innenleben eines Computersystems: Wie arbeiten Speicher, E/A-Geräte, Busse und externer Speicher zusammen?

Der Speicher ist ein Speicherplatz, auf den der Prozessor direkt zugreifen kann. Um den Speicherzugriff zu beschleunigen, bieten Computersysteme in der Regel einen Cache, der in der Regel von der Hardware verwaltet wird. E/A-Geräte bestehen aus E/A-Controllern und physischen Geräten, wobei der Prozessor die physischen Geräte über die E/A-Controller verwaltet. Die E/A-Controller bestehen hauptsächlich aus Steuer- und Statusregistern (CSRs) und Datenregistern. Der Prozessor liest CSRs, um den Gerätestatus zu erhalten, schreibt CSRs, um Geräteaktionen zu steuern, und liest und schreibt Datenregister, um Daten auszutauschen. Der Kernel abstrahiert E/A-Geräte normalerweise in einen Satz von Registern und gibt einem Register eine E/A-Adresse. Der Prozessor greift auf die E/A-Register über die E/A-Adresse zu. Viele Geräteregister in modernen Computersystemen können in den physischen Adressraum abgebildet werden. An diesem Punkt hat jedes Geräteregister … Weiterlesen …